Aller au contenu principal
2026 article

Regulating the Resistive Switching Performance of CBRAM Devices by Controlling ALD Process Purge Time

0Citations signalées, ce qui n’est pas une note de qualité
1Institutions déclarées
1Pays d’affiliation déclarés

Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.

Le résumé fourni par la source

Conductive bridging random access memory (CBRAM) performance relies heavily on the controllable formation and rupture of conductive filaments (CFs) in the dielectric layer. This study independently regulates the purge times of trimethylaluminum (TMA) and deionized water (H2O) in atomic layer deposition (ALD) of Al2O3. By comparing three purge conditions (6;6 s, 6;2 s, 4;2 s), we show that purge time governs the density and spatial distribution of oxygen vacancies. X-ray photoelectron spectroscopy (XPS) analysis reveals that symmetric short purging (4;2 s) yields moderately dense and uniformly distributed vacancies, whereas an insufficient H2O purge (6;2 s) causes local vacancy clustering. Complementary DFT calculations show that the oxygen vacancy formation energy increases from 0.43 eV (Opoor) to 6.54 eV (Orich), explaining why residual H2O lowers the oxygen potential and promotes vacancy formation. Moreover, the divacancy formation energy of –0.3 eV (para configuration) confirms that vacancies tend to aggregate, supporting the observed clustering. The optimized 4;2-s device guides vertical Cu+migration to form slender, reversible CFs, achieving low forming voltage (~1.3 V), cycling endurance > 1200 cycles, and stable retention. This work demonstrates that ALD purge time engineering is an effective route to tailor defect states and enhance CBRAM performance.

Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.

Le contrôle bibliographique ouvert

DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.

Titre Crossref
Regulating the Resistive Switching Performance of CBRAM Devices by Controlling ALD Process Purge Time
Date Crossref
01/07/2026
Éditeur
Institute of Electrical and Electronics Engineers (IEEE)
Type
journal-article

Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.

Où se fait cette recherche

  • China Electronics Technology Group Corporation pays non établi dans la notice
    Entreprise
  • Wuxi pays non établi dans la notice
    Institution

China Electronics Technology Group Corporation et Wuxi.

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Les sujets associés

Advanced Memory and Neural ComputingDistributed systems and fault toleranceFerroelectric and Negative Capacitance Devices

BNTIC News n’est pas le producteur de ces données. Les publications sont interrogées à la demande dans Crossref, OpenAIRE, DOAJ, Europe PMC, HAL, DataCite, AfricArXiv, ROR et la Banque mondiale, sans clé d’accès. OpenAlex reste optionnel. Aucun service payant n’est nécessaire et aucune donnée externe n’est enregistrée en base. Consulter les sources et leurs limites.