Demonstration and Quantification of Trap State Relaxation in SiC MOSFETs
Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
We report the first systematic investigation of trap relaxation in SiC MOSFETs. Wafer-level amplifier testing and pulsed I-V characterization demonstrate impacts from circuit to device. Modified three-terminal charge pumping measurements (T-CP) and Constant-capacitance deep-level transient spectroscopy (CC-DLTS) pinpoint deep-level traps, with first-principles calculations revealing defect atomic structures. Furthermore, stress degradation on commercial planar devices uncovers trap relaxation evolution, while trench-gate comparison demonstrates pronounced structure-dependent susceptibility.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
Où se fait cette recherche
-
Fudan University pays non établi dans la noticeUniversité ou école supérieure
-
Shanghai Fudan Microelectronics (China) pays non établi dans la noticeEntreprise
-
School of Microelectronics pays non établi dans la noticeUniversité ou école supérieure
Fudan University, Shanghai Fudan Microelectronics (China) et School of Microelectronics.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.