Artificial Optoelectronic Synapse Featuring Bidirectional Post‐Synaptic Current for Compact and Energy‐Efficient Neural Hardware
Rattachement africain : us, kr. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
Abstract Conventional hardware neural networks (HW‐NNs) have relied on unidirectional current flow of artificial synapses, necessitating a differential pair of the synapses for weight core implementation. Here, an artificial optoelectronic synapse capable of bidirectional post‐synaptic current ( I PSC ) is presented, eliminating the need for differential synapse pairs. This is achieved through an asymmetric metal contact structure that induces a built‐in electric field for directional flow of photogenerated carriers, and a charge trapping/de‐trapping layer in the gate stack ( h ‐BN/weight control layer) that can modulate the surface potential of the semiconductor channel (WSe 2 ) using electrical signals. This structure enables precise control over the direction and magnitude of injected charge. The device demonstrates key synaptic behaviors, such as long‐term potentiation/depression and spike‐timing‐dependent plasticity. A fabricated 3 × 2 artificial synapse array shows that the bidirectional I PSC characteristic is compatible with multiply‐accumulate operations. Finally, the feasibility of these synapses in HW‐NNs is demonstrated through training and inference simulations using the MNIST handwritten digits dataset, yielding competitive recognition rates and reduced total energy consumption for updating weights of the weight core compared to unidirectional I PSC ‐based systems. This approach paves the way toward more compact and energy‐efficient brain‐inspired computing systems.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Artificial Optoelectronic Synapse Featuring Bidirectional Post‐Synaptic Current for Compact and Energy‐Efficient Neural Hardware
- Date Crossref
- 28/05/2025
- Éditeur
- Wiley
- Type
- journal-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
Massachusetts Institute of Technology Department of Mechanical Engineering pays non établi dans la noticeUniversité ou école supérieure
-
Sungkyunkwan University Department of Electrical and Computer Engineering pays non établi dans la noticeUniversité ou école supérieure
-
Korea Advanced Institute of Science and Technology Department of Materials Science and Engineering pays non établi dans la noticeUniversité ou école supérieure
-
Washington University in St. Louis Institute of Materials Science and Engineering pays non établi dans la noticeUniversité ou école supérieure
-
Research Laboratory of Electronics pays non établi dans la noticeStructure de recherche
-
Graduate School of Semiconductor Technology pays non établi dans la noticeUniversité ou école supérieure
-
Department of Mechanical Engineering and Materials Science Washington University Saint Louis MO 63130 USA pays non établi dans la noticeUniversité ou école supérieure
-
Institute of Materials Science and Engineering Washington University Saint Louis MO 63130 USA pays non établi dans la noticeUniversité ou école supérieure
Department of Mechanical Engineering — Massachusetts Institute of Technology, Department of Electrical and Computer Engineering — Sungkyunkwan University et Department of Materials Science and Engineering — Korea Advanced Institute of Science and Technology, avec 5 autres affiliations.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.