Signal and Power Integrity Performance of CoWoS-R in Chiplet Integration Applications
Rattachement africain : tw. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
CoWoS-R RDL interposer technology is a key enabling solution to provide low parasitic interconnects between chiplets for high performance computing (HPC) applications. In the study, UCIe IO circuit with data rate up to 32GT/s is implemented on the CoWoS-R technology, the solutions to mitigate the crosstalk of the high-speed transmission line from RDL line arrangements are explored for signal integrity (SI) performance. For power integrity (PI), the power delivery network (PDN) impedance for the RDL interposer structure is studied. To reduce the impedance, integrated passive device (IPD) capacitor is applied. The IPD placed on the bottom of the RDL interposer could provide better impedance performance with 23% reduction at 100 MHz.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Signal and Power Integrity Performance of CoWoS-R in Chiplet Integration Applications
- Date Crossref
- 05/12/2023
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
Taiwan Semiconductor Manufacturing Company (Taiwan) pays non établi dans la noticeEntreprise
Taiwan Semiconductor Manufacturing Company (Taiwan).
Une affiliation ne permet pas de déduire la nationalité d’un auteur.