X-ray photoelectron spectroscopy study of gate/ferroelectric interface chemistry in metal–ferroelectric–insulator–semiconductor stacks
Rattachement africain : fr, gb. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
Front-end-of-the-line thermal budgets used for complementary metal oxide semiconductor integration can strongly modify the gate/ferroelectric interface in metal–ferroelectric–insulator–semiconductor (MFIS) ferroelectric field-effect transistor (FeFET) stacks, yet the coupled evolution of interfacial chemistry, defect distribution, and band alignment remains difficult to access because the ferroelectric is buried under a metal gate. Here, we use x-ray photoelectron spectroscopy (XPS) combined with controlled, low-energy Ar+ thinning of the TiN gate to probe the near-gate region of the ferroelectric while avoiding sputter-induced artifacts. We show that FEoL annealing drives oxygen scavenging by TiN, producing a graded TiN/TiOxNy interfacial region. Angle-resolved XPS reveals a pronounced depth profile in oxygen vacancy (VO) concentration near the interface, with systematically higher VO at shallower probing depths. Increasing the anneal temperature from 750 to 1000 °C enhances the VO concentration across the probed depth range. Concomitantly, the Hf 4f core level exhibits an angle-independent shift of ∼0.25 eV toward higher binding energy after annealing at 1000°C, evidencing an anneal-induced modification of the local electrostatic potential. These results identify FEoL processing as a direct lever on defect redistribution and electrostatics at the TiN/ferroelectric interface, with implications for MFIS FeFET integration and reliability.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- X-ray photoelectron spectroscopy study of gate/ferroelectric interface chemistry in metal–ferroelectric–insulator–semiconductor stacks
- Date Crossref
- 10/09/2026
- Éditeur
- AIP Publishing
- Type
- journal-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
Centre National de la Recherche Scientifique pays non établi dans la noticeOrganisme public
-
Commissariat à l'Énergie Atomique et aux Énergies Alternatives pays non établi dans la noticeOrganisme public
-
Université Paris-Saclay CNRS pays non établi dans la noticeUniversité ou école supérieure
-
CEA Paris-Saclay pays non établi dans la noticeOrganisme public
-
STMicroelectronics (United Kingdom) pays non établi dans la noticeEntreprise
-
CEA Grenoble pays non établi dans la noticeOrganisme public
-
Université Grenoble Alpes pays non établi dans la noticeUniversité ou école supérieure
-
STMicroelectronics 2 pays non établi dans la noticeInstitution
Centre National de la Recherche Scientifique, Commissariat à l'Énergie Atomique et aux Énergies Alternatives et CNRS — Université Paris-Saclay, avec 5 autres affiliations.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.