Aller au contenu principal
2025 article

Sub-Nanometer Equivalent Oxide Thickness and Threshold Voltage Control Enabled by Silicon Seed Layer on Monolayer MoS2 Transistors

38Citations signalées, ce qui n’est pas une note de qualité
3Institutions déclarées
2Pays d’affiliation déclarés

Rattachement africain : us, kr. Niveau de preuve : code pays fourni par la source.

Le résumé fourni par la source

Low-power transistors based on two-dimensional (2D) semiconductors require ultrathin gate insulators, whose atomic layer deposition (ALD) has been difficult without adequate surface preparation. Here, we achieve sub-1 nm equivalent oxide thickness (EOT) on monolayer MoS 2 using HfO 2 and a simple, commonly available Si seed. We first investigate six seed layer candidates (Si, Ge, Hf, La, Gd, Al 2 O 3 ) and find that only Si and Ge cause no measurable damage to the MoS 2 . With these, we build monolayer MoS 2 transistors using ALD of HfO 2 top-gate dielectric and find that the Si seed provides the better, low-hysteresis interface. The thickness of this interfacial layer also controls the threshold voltage, enabling normally-off, well-behaved transistors. The thinnest gate stack reached low EOT ≈ 0.9 nm with low leakage (<0.6 μA/cm 2 ) and ∼80 mV/dec subthreshold swing at room temperature. This represents a simple top-gate dielectric deposition approach, achievable within many common nanofabrication facilities.

Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.

Le contrôle bibliographique ouvert

DOI retrouvé dans Crossref DOI retrouvé, mais le titre doit être comparé manuellement.

Titre Crossref
Sub-Nanometer Equivalent Oxide Thickness and Threshold Voltage Control Enabled by Silicon Seed Layer on Monolayer MoS<sub>2</sub> Transistors
Date Crossref
04/02/2025
Éditeur
American Chemical Society (ACS)
Type
journal-article

Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.

Où se fait cette recherche

  • Stanford University Department of Electrical Engineering pays non établi dans la notice
    Université ou école supérieure
  • Yonsei University Department of Physics pays non établi dans la notice
    Université ou école supérieure
  • Institute for Basic Science Center for Nanomedicine pays non établi dans la notice
    Structure de recherche
  • Department of Electrical Engineering pays non établi dans la notice
    Institution
  • Department of Physics pays non établi dans la notice
    Institution
  • Department of Materials Science & Engineering pays non établi dans la notice
    Institution
  • Department of Applied Physics pays non établi dans la notice
    Institution

Department of Electrical Engineering — Stanford University, Department of Physics — Yonsei University et Center for Nanomedicine — Institute for Basic Science, avec 4 autres affiliations.

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Les sujets associés

Semiconductor materials and devicesAdvanced Memory and Neural ComputingAdvancements in Semiconductor Devices and Circuit Design

BNTIC News n’est pas le producteur de ces données. Les publications sont interrogées à la demande dans Crossref, OpenAIRE, DOAJ, Europe PMC, HAL, DataCite, AfricArXiv, ROR et la Banque mondiale, sans clé d’accès. OpenAlex reste optionnel. Aucun service payant n’est nécessaire et aucune donnée externe n’est enregistrée en base. Consulter les sources et leurs limites.