Surface Characteristics Optimization During Wafer-Level Backside Silicon Removal for Soi Wafers in 3d Integration
0Citations signalées, ce qui n’est pas une note de qualité
2Institutions déclarées
1Pays d’affiliation déclarés
Rattachement africain : tw. Niveau de preuve : code pays fourni par la source.
Résumé indisponible. Les résultats de l’étude ne doivent pas être déduits de son seul titre.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Surface Characteristics Optimization During Wafer-Level Backside Silicon Removal for Soi Wafers in 3d Integration
- Date Crossref
- 01/01/2024
- Éditeur
- Elsevier BV
- Type
- posted-content
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
National Yang Ming Chiao Tung University pays non établi dans la noticeUniversité ou école supérieure
-
Taiwan Semiconductor Manufacturing Company (Taiwan) pays non établi dans la noticeEntreprise
-
National Chiao Tung University pays non établi dans la noticeUniversité ou école supérieure
-
Taiwan Semiconductor Research Institute pays non établi dans la noticeStructure de recherche
-
Independent - affiliation not provided to SSRN pays non établi dans la noticeInstitution
National Yang Ming Chiao Tung University, Taiwan Semiconductor Manufacturing Company (Taiwan) et National Chiao Tung University, avec 2 autres affiliations.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.
Les sujets associés
Thin-Film Transistor TechnologiesSilicon and Solar Cell TechnologiesIntegrated Circuits and Semiconductor Failure Analysis