Accès ouvert déclaré 2022 conference-paper

(Invited) Fan-out Wafer-Level Packaging: Opportunities and Challenges Towards Heterogeneous Systems

P. Coudrain, Arnaud Garnier, Laetitia Castagné, A. Plihon, Rémi Vélard, Rémi Franiatte, Jean-Charles Souriau, Jeanne Pignol, Célia Darrambide, Emmanuel Ollier

4Citations signalées — pas une note de qualité

3Institutions déclarées

1Pays d’affiliation déclarés

Résumé fourni par la source

This article describes opportunities and challenges towards heterogeneous systems integration by the so-called fan-out wafer-level packaging (FOWLP) technology. An introduction on the technology is given, before we describe specific developments built up at CEA-Leti. Recent assessments of a multi-chip SiP for 5G applications and scalable three-dimensional interconnects are presented.

Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.

Contrôle bibliographique ouvert

DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.

Titre Crossref: (Invited) Fan-out Wafer-Level Packaging: Opportunities and Challenges Towards Heterogeneous Systems
Date Crossref: 30/09/2022
Éditeur: The Electrochemical Society
Type: journal-article

Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude et ne compte pas comme une seconde source scientifique indépendante.

Institutions déclarées

Commissariat à l'Énergie Atomique et aux Énergies Alternatives Laboratoire d'Électronique des Technologies de l'Information Université Grenoble Alpes

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Sujets associés

3D IC and TSV technologiesElectronic Packaging and Soldering TechnologiesSilicon and Solar Cell Technologies

Lire en accès ouvert Consulter la publication primaire DOI