2016 conference-paper

K-nearest neighbor algorithm implementation on FPGA using high level synthesis

Zhehao Li, Jifang Jin, Xuegong Zhou, Zhihua Feng

11Citations signalées, ce qui n’est pas une note de qualité

2Institutions déclarées

1Pays d’affiliation déclarés

Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.

Le résumé fourni par la source

The K-Nearest Neighbor (K-NN) algorithm is one of the most common classification algorithms and widely used in pattern recognition and data mining. K-NN hardware acceleration is necessary for applications with massive high-dimensional data. High level synthesis (HLS) is an increasingly adopted technique in digital circuit design, which can help to raise the abstraction levels. In this paper, we exploit the parallelism and pipelining opportunities and apply the memory-mapped AXI4-Master Interface to implement K-NN on an FPGA using HLS. The evaluation result shows that our HLS-based solution is 35.1× faster than a general purpose processor (GPP) based implementation, and comparable to hardware description language (HDL) based implementations, while our HLS-based solution largely reduces the development complexity and cost.

Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.

Le contrôle bibliographique ouvert

DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.

Titre Crossref: K-nearest neighbor algorithm implementation on FPGA using high level synthesis
Date Crossref: 01/10/2016
Éditeur: IEEE
Type: proceedings-article

Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.

Où se fait cette recherche

Fudan University pays non établi dans la notice
Université ou école supérieure
Beijing Institute of Technology pays non établi dans la notice
Université ou école supérieure
Beijing Institute of Computer Technology and Application pays non établi dans la notice
Structure de recherche

Fudan University, Beijing Institute of Technology et Beijing Institute of Computer Technology and Application.

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Les sujets associés

Embedded Systems Design TechniquesParallel Computing and Optimization TechniquesCCD and CMOS Imaging Sensors

Consulter la publication primaire Ouvrir le DOI