Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory
Rattachement africain : jp. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
We propose Bit-Cost Scalable (BiCS) technology which realizes a multi-stacked memory array with a few constant critical lithography steps regardless of number of stacked layer to keep a continuous reduction of bit cost. In this technology, whole stack of electrode plate is punched through and plugged by another electrode material. SONOS type flash technology is successfully applied to achieve BiCS flash memory. Its cell array concept, fabrication process and characteristics of key features are presented.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory
- Date Crossref
- 01/06/2007
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
Toshiba (Japan) pays non établi dans la noticeEntreprise
-
Semiconductor Company TOSHIBA Corporation pays non établi dans la noticeEntreprise
-
Toshiba Corporation Yokohama pays non établi dans la noticeInstitution
-
Center for Semiconductor Research & Development and Process & Manufacturing Engineering Center pays non établi dans la noticeInstitution
-
Toshiba Information Systems (Japan) Corporation pays non établi dans la noticeInstitution
Toshiba (Japan), TOSHIBA Corporation — Semiconductor Company et Toshiba Corporation Yokohama, avec 2 autres affiliations.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.