Delay-line based fast-locking all-digital pulsewidth-control circuit with programmable duty cycle
Rattachement africain : tw. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
This paper proposes an all-digital fast-locking pulsewidth-control circuit with programmable duty-cycle. In comparison with prior art, our use of two delay lines and a time-to-digital detector allows the pulsewidth-control circuit to operate over a wide frequency range with fewer delay cells, while maintaining the same level of accuracy. This study presents a new duty-cycle setting circuit that calculates the desired output duty cycle without the need for a look-up table. Results show that the proposed circuit performs well for an input operating frequency ranging from 200 to 600MHz, and an input duty cycle ranging from 30 to 70%. It achieves a programmable output duty cycle ranging from 31.25 to 68.75% in increments of 6.25%.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Delay-line based fast-locking all-digital pulsewidth-control circuit with programmable duty cycle
- Date Crossref
- 01/12/2012
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
National Yang Ming Chiao Tung University pays non établi dans la noticeUniversité ou école supérieure
-
Department of Electrical Engineering National Chiao Tung University Hsinchu pays non établi dans la noticeUniversité ou école supérieure
National Yang Ming Chiao Tung University et Department of Electrical Engineering National Chiao Tung University Hsinchu.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.