2015 conference-paper

UniStream: A unified stream architecture combining configuration and data processing

Jian Jun Yan, Jifang Jin, Ying Wang, Xuegong Zhou, Philip H. W. Leong, Lingli Wang

1Citations signalées, ce qui n’est pas une note de qualité

2Institutions déclarées

2Pays d’affiliation déclarés

Rattachement africain : cn, au. Niveau de preuve : code pays fourni par la source.

Le résumé fourni par la source

This paper proposes UniStream, a unified stream architecture based on point-to-point stream channels combining both bitstream configuration and data stream processing. In addition, unified APIs are provided to support bitstream configuration and data stream processing, as well as the stream interconnect. A cost model is also presented for the overhead on the stream interconnect, hardware task configuration and data stream processing at system level, which can be used during the early stage of development. The flexibility and high efficiency of UniStream are demonstrated on Xilinx Virtex-5 and Virtex-6 FPGAs. Experimental results on bitstream configuration/ read-back, data encryption/decryption and Discrete Cosine Transformation show that performance can be significantly improved with different stream modes.

Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.

Le contrôle bibliographique ouvert

DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.

Titre Crossref: UniStream: A unified stream architecture combining configuration and data processing
Date Crossref: 01/09/2015
Éditeur: IEEE
Type: proceedings-article

Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.

Où se fait cette recherche

Fudan University State Key Laboratory of ASIC and System pays non établi dans la notice
Université ou école supérieure
The University of Sydney pays non établi dans la notice
Université ou école supérieure
School of Electrical and Information Engineering pays non établi dans la notice
Université ou école supérieure

State Key Laboratory of ASIC and System — Fudan University, The University of Sydney et School of Electrical and Information Engineering.

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Les sujets associés

Embedded Systems Design TechniquesInterconnection Networks and SystemsParallel Computing and Optimization Techniques

Consulter la publication primaire Ouvrir le DOI