12b 50 MS/s 0.18 µm CMOS ADC with highly linear input variable gain amplifier
Rattachement africain : kr. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
A 12b 50 MS/s 0.18 µm CMOS ADC with a highly linear variable gain amplifier (VGA) for medical ultrasound and CCD image sensor applications is presented. The proposed four-step pipeline ADC optimises power and chip area at target specifications while the front-end VGA, based on a conventional approximated log function, employs a merged capacitor switching scheme to improve the VGA gain linearity. The proposed input VGA shows a linearity error less than 0.013 dB in a gain range from −3 to 0 dB by a 0.2 dB step. The measured prototype ADC with an active die area of 1.09 mm2 shows a maximum SNDR and SFDR of 62.6 and 73.1 dB, respectively, and consumes 28.1 mW at 1.8 V and 50 MS/s.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- 12b 50 MS/s 0.18 µm CMOS ADC with highly linear input variable gain amplifier
- Date Crossref
- 02/09/2010
- Éditeur
- Institution of Engineering and Technology (IET)
- Type
- journal-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
Sogang University Department of Electronic Engineering pays non établi dans la noticeUniversité ou école supérieure
Department of Electronic Engineering — Sogang University.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.