RTCore: A RISC-V Processor Featuring Nested Hardware Loop Optimization for Real-time Control System
0Citations signalées, ce qui n’est pas une note de qualité
3Institutions déclarées
1Pays d’affiliation déclarés
Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.
Résumé indisponible. Les résultats de l’étude ne doivent pas être déduits de son seul titre.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- RTCore: A RISC-V Processor Featuring Nested Hardware Loop Optimization for Real-time Control System
- Date Crossref
- 24/05/2026
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
University of Chinese Academy of Sciences pays non établi dans la noticeUniversité ou école supérieure
-
Shandong Institute of Automation pays non établi dans la noticeStructure de recherche
-
Institute of Automation pays non établi dans la noticeStructure de recherche
University of Chinese Academy of Sciences, Shandong Institute of Automation et Institute of Automation.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.
Les sujets associés
Real-Time Systems SchedulingEmbedded Systems Design TechniquesReal-time simulation and control systems