Corrigendum: A data-centric chip design agent framework for Verilog code generation
0Citations signalées, ce qui n’est pas une note de qualité
7Institutions déclarées
1Pays d’affiliation déclarés
Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
This is a corrigendum for the article “A data-centric chip design agent framework for Verilog code generation” published in ACM Trans. Des. Autom. Electron Syst. 30, 6, Article 93 (October 2025), 27 pages.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Corrigendum: A data-centric chip design agent framework for Verilog code generation
- Date Crossref
- 11/04/2026
- Éditeur
- Association for Computing Machinery (ACM)
- Type
- journal-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Institute of Computing TechnologyUniversity of Chinese Academy of SciencesChinese Academy of SciencesChengdu Institute of BiologyZhejiang LabShanghai UniversityNanjing University
Une affiliation ne permet pas de déduire la nationalité d’un auteur.
Les sujets associés
Low-power high-performance VLSI designEmbedded Systems Design TechniquesParallel Computing and Optimization Techniques