2026 article

Comprehensive DTCO Study of Layout Designs in Aggressively Scaled Stacked Transistors at A10 and A7 Nodes

Jingru Jiang, Haoran Lu, Jiacheng Sun, Wanyue Peng, Ming Li, Runsheng Wang, Xiaoyan Xu, H. M. Wu

1Citations signalées, ce qui n’est pas une note de qualité

1Institutions déclarées

1Pays d’affiliation déclarés

Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.

Résumé indisponible. Les résultats de l’étude ne doivent pas être déduits de son seul titre.

Le contrôle bibliographique ouvert

DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.

Titre Crossref: Comprehensive DTCO Study of Layout Designs in Aggressively Scaled Stacked Transistors at A10 and A7 Nodes
Date Crossref: 01/05/2026
Éditeur: Institute of Electrical and Electronics Engineers (IEEE)
Type: journal-article

Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.

Les institutions déclarées

Peking University

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Les sujets associés

Advancements in Semiconductor Devices and Circuit DesignSilicon and Solar Cell TechnologiesSemiconductor materials and devices

Consulter la publication primaire Ouvrir le DOI