2020 article

Data-Retention-Voltage-Based Analysis of Systematic Variations in SRAM SEU Hardness: A Possible Solution to Synergistic Effects of TID

大輔 小林, 和之 廣瀬., 敬太 坂本, 祥吾 岡本, 俊祐 馬場, 浩之 新藤, 治 川崎, 高紘 牧野, 武 大島, Y. Mori, 大介 松浦, Masaki Kusano, 貴則 成田, 茂 石井, Daisuke Kobayashi, Kazuyuki Hirose, Keita Sakamoto, Shogo Okamoto, Shunsuke Baba, H. Shindou, Osamu Kawasaki, Takahiro Makino, Takeshi Ohshima, Daisuke Matsuura, Takanori Narita, Shigeru Ishii

0Citations signalées, ce qui n’est pas une note de qualité
0Institutions déclarées
0Pays d’affiliation déclarés
Résumé indisponible. Les résultats de l’étude ne doivent pas être déduits de son seul titre.

Le contrôle bibliographique ouvert

Aucun DOI disponible pour le contrôle Crossref.

Les sujets associés

VLSI and Analog Circuit TestingIntegrated Circuits and Semiconductor Failure AnalysisLow-power high-performance VLSI design
Consulter la publication primaire

BNTIC News n’est pas le producteur de ces données. Les publications sont interrogées à la demande dans Crossref, OpenAIRE, DOAJ, Europe PMC, HAL, DataCite, AfricArXiv, ROR et la Banque mondiale, sans clé d’accès. OpenAlex reste optionnel. Aucun service payant n’est nécessaire et aucune donnée externe n’est enregistrée en base. Consulter les sources et leurs limites.