Reconfigurable Dataflow Architecture for Multiple Activation Functions on FPGA
Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
This paper presents a reconfigurable accelerator that unifies seven distinct nonlinear functions into a single, flexible hardware architecture. Efficient approximation of nonlinear functions is achieved by dedicated brain floating point 16(BF16) compute units. A carefully designed parallel pipeline architecture is proposed to deliver high computational speed and intense throughput. A reconfigurable interconnect, which contains broadcasters and switches, controls the data flow in the pipeline, allowing the computation of multiple activation functions and the time-multiplexed reuse of computing units. Evaluations using challenging datasets demonstrate the advantage of our approach. The code is available at: https://github.com/FPGA-acceleration/Activation_Func_Accelerate.git
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Reconfigurable Dataflow Architecture for Multiple Activation Functions on FPGA
- Date Crossref
- 02/12/2025
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
Nanjing University pays non établi dans la noticeUniversité ou école supérieure
-
School of Electronic Science and Engineering pays non établi dans la noticeUniversité ou école supérieure
Nanjing University et School of Electronic Science and Engineering.
Une affiliation ne permet pas de déduire la nationalité d’un auteur.