2025 conference-paper

n-FinFET and p-FinFET 48GHz High Efficiency Power Amplifiers in 14nm CMOS Technology

Ritabrata Bhattacharya, Taranjit Kukal, Joseph T. Smith, Sankaran Aniruddhan, J. Yim, Sun Young Ryu, Minho Choi

0Citations signalées, ce qui n’est pas une note de qualité

3Institutions déclarées

3Pays d’affiliation déclarés

Rattachement africain : us, in, kr. Niveau de preuve : code pays fourni par la source.

Le résumé fourni par la source

This work demonstrates the design of two classes of two stage high efficiency power amplifiers (PA): the n-FinFET and the p-FinFET based capacitively neutralized architectures for next generation 5G FR2 mobile applications targeting 47GHz-48GHz (the$\mathbf{n} 262$band). A link budget analysis of the transmitter in a system simulator is carried out to determine block level specifications while adopting IC, package and PCB floor-planning and thermal challenges early in the design. The two PAs are implemented on a Samsung 14 nm FinFeT process as part of a broader implementation of a Front End module (FEM) codesigned with an Antenna on Package (AiP). The n-FinFET PA shows a small signal gain of 22 dB in initial measurements, showcasing excellent correlation with simulation. Driven by comparable dc, small and large signal performance at a device level, the P-FinFET PA shows similar performance to the n-FinFET variant and is proposed here as a viable alternative for more reliable, high efficiency power amplification at mmWave for emerging cellular applications.

Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.

Le contrôle bibliographique ouvert

DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.

Titre Crossref: n-FinFET and p-FinFET 48GHz High Efficiency Power Amplifiers in 14nm CMOS Technology
Date Crossref: 10/08/2025
Éditeur: IEEE
Type: proceedings-article

Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.

Où se fait cette recherche

Cadence Design Systems (United States) pays non établi dans la notice
Entreprise
Indian Institute of Technology Madras pays non établi dans la notice
Université ou école supérieure
Samsung (South Korea) pays non établi dans la notice
Entreprise
IIT Madras pays non établi dans la notice
Institution
Samsung Foundry pays non établi dans la notice
Institution

Cadence Design Systems (United States), Indian Institute of Technology Madras et Samsung (South Korea), avec 2 autres affiliations.

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Les sujets associés

Advanced Power Amplifier DesignRadio Frequency Integrated Circuit DesignPAPR reduction in OFDM

Consulter la publication primaire Ouvrir le DOI