Understanding of GIDL-State Degradation (GSD): The Reliability Challenge in pFET Standby Mode for Sub-20-nm DRAM Technology
Rattachement africain : cn. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
With the recent industrial adoption of a new low-power standby mode in the sub-word line drivers (SWD), we report a reliability challenge that occurs on p-type pitch transistor in sub-20-nm DRAM technology introduced by the GIDL-state degradation (GSD). It is observed that GSD can surpass the off-state degradation (OSD) stress mode. By separating different types of traps, we clarified the physical mechanism of GSD. Based on the understanding, a defect-based compact model is developed and validated, providing DRAM designers with a tool to find a balance between power consumption and long-term reliability.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Understanding of GIDL-State Degradation (GSD): The Reliability Challenge in pFET Standby Mode for Sub-20-nm DRAM Technology
- Date Crossref
- 01/04/2025
- Éditeur
- Institute of Electrical and Electronics Engineers (IEEE)
- Type
- journal-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.