Stochastic-Based Morphological Neural Network VLSI Design with 25K Synapses
Résumé fourni par la source
Stochastic Computing has turned out to be a very suitable hardware design approach for Morphological Neural Networks (MNNs), given its easiness in implementing maxima, minima and products through simple logic gates that perform bitwise operations. This work enhances a previous MNN design by using approximate binary adders, reducing the required hardware resources of adders which are the most area-consuming part of the MNN. The experimental results show a minimal decrease in accuracy, a reduction in circuit area and increases in speed and energy efficiency. The proposed approach has been validated on a 180nm UMC CMOS chip for the MNIST experiment, showing highly competitive performance and energy efficiency values with respect other works present in the literature.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Stochastic-Based Morphological Neural Network VLSI Design with 25K Synapses
- Date Crossref
- 21/10/2024
- Éditeur
- Institute of Electrical and Electronics Engineers (IEEE)
- Type
- posted-content
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude et ne compte pas comme une seconde source scientifique indépendante.
Institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.