10-Bit ADC SAR with Passive Charge Redistribution in 40nm CMOS Technology
Rattachement africain : pl. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
This paper presents the design and simulation results of a 10-bit successive approximation analog-to-digital converter with passive charge redistribution. The design was realized in CMOS 40nm process and is foreseen for multichannel measurement integrated circuits. The main requirement of the presented design was ultra low power consumption and small area occupancy, which would allow for placing independent converter in each input channel. The paper describes in-detail the converter operation principle and design solutions that aimed at on-chip implementation.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- 10-Bit ADC SAR with Passive Charge Redistribution in 40nm CMOS Technology
- Date Crossref
- 27/06/2024
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.