3-D Stackable Offset-Via Antifuse by Cu BEOL Process in Advanced CMOS Technologies
Rattachement africain : tw. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
The previous work proposed a 1-transistor-2-bit (1T2B) offset via antifuse memory implemented by FinFET CMOS logic processes. Through the self-aligned via process, spacing between via and metal can form a via-dielectric-metal structure, which can switch between states by forming a conductive path bridging the electrodes. In this 1T2B cell, multilevel cell (MLC) operation demonstrated by controlling the compliance current level enables higher storage density. The cell’s data reliability, stability, and disturbance have been evaluated through comprehensive tests. Among them, the issue of process variation has yet to be studied in detail. Therefore, this article will discuss this problem and propose a 1-transistor-1-bit (1T1B) structure solution that alleviates the possible misalignment problem in large-scale memory arrays.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- 3-D Stackable Offset-Via Antifuse by Cu BEOL Process in Advanced CMOS Technologies
- Date Crossref
- 01/12/2023
- Éditeur
- Institute of Electrical and Electronics Engineers (IEEE)
- Type
- journal-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.