Low noise amplifier with adaptive gain setting — (AWAGS) ASIC
Rattachement africain : de. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
Abstract The ASIC design group at GSI developed an Amplifier With Adaptive Gain Setting (AWAGS) chip. The input stage based on a folded cascode architecture is followed by a single-ended to differential conversion and output buffers. To the contrary to usual ASIC designs, the capacitive feedback is divided into five capacitances with different values. Starting with the smallest one the capacitances are added to the feedback depending on the input charge. This concept allows to measure over a high dynamic range (>200000) with the highest precision in the individual gain setting. The AWAGS ASIC is produced in a UMC 180 nm UMC multi-project wafer (MPW) run 2020.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Low noise amplifier with adaptive gain setting — (AWAGS) ASIC
- Date Crossref
- 01/06/2022
- Éditeur
- IOP Publishing
- Type
- journal-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.