Efficient Scheduling for Concurrently Executed Network Packet Processing Applications on Heterogeneous Hardware Architectures
0Citations signalées, ce qui n’est pas une note de qualité
1Institutions déclarées
1Pays d’affiliation déclarés
Rattachement africain : gr. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
Poster presented at the 14th International Conference on emerging Networking EXperiments and Technologies (CoNEXT 2018).
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
La source scientifique ouverte est momentanément indisponible.
Où se fait cette recherche
-
FORTH Institute of Computer Science pays non établi dans la noticeStructure de recherche
-
Foundation for Research and Technology - Institute of Computer Science (FORTH - ICS) pays non établi dans la noticeStructure de recherche
FORTH Institute of Computer Science et Foundation for Research and Technology - Institute of Computer Science (FORTH - ICS).
Une affiliation ne permet pas de déduire la nationalité d’un auteur.
Les sujets associés
Interconnection Networks and SystemsAdvanced Wireless Network OptimizationEmbedded Systems Design Techniques