Impact of Line and Via Resistance on Device Performance at the 5nm Gate All Around Node and Beyond
Rattachement africain : us. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
The impact of back-end-of-line (BEOL) loading on logic performance at the 7nm, 5nm and 3nm technology nodes is evaluated using a combination of ab initio, finite-element and circuit analysis methods. The effects of processing variations, including line-edge-roughness (LER) and line height variation (LHV) on line resistance and overall frequency performance are quantified at each technology node. We find that barrier material optimization beyond the 5nm node can reduce via resistance by as much as 26%, resulting in a ~2 % performance uplift. Depending on amplitude, the combined effects of LER and LHV can result in a >25% line resistance penalty beyond the 5nm node and a corresponding 8% performance penalty.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Impact of Line and Via Resistance on Device Performance at the 5nm Gate All Around Node and Beyond
- Date Crossref
- 01/06/2018
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.