High-level performance estimation of image processing design using FPGA
Rattachement africain : Maroc. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
We propose a methodology for an early performance estimation of FPGA-based image processing applications. Using UML activity diagram of an application, each operator is decomposed into operational units with fine to medium granularity. Elementary operations are modeled experimentally in terms of latency, power and area to form a pre-characterized operators library. The results demonstrate that performance estimation at a very high abstraction level is already possible with an error less than 5%, and that the estimations are highly correlated to the results obtained in the final implementation.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- High-level performance estimation of image processing design using FPGA
- Date Crossref
- 01/05/2016
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.