Characterizing the mismatch of submicron MOS transistors
Rattachement africain : ie, gb. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
A test structure is presented to characterize submicron MOS transistor mismatch. The structure reveals the potential to improve matching by up to 300% without changing layout area. An expression is derived and verified by experiment which predicts the W/L geometry that gives optimum mismatch.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Characterizing the mismatch of submicron MOS transistors
- Date Crossref
- 23/12/2002
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Les institutions déclarées
Une affiliation ne permet pas de déduire la nationalité d’un auteur.