Decoder with the dynamic CMOS matrix
Rattachement africain : cz. Niveau de preuve : code pays fourni par la source.
Le résumé fourni par la source
This paper presents the Full Custom Design technique in the IC digital design, which is used to achieve the maximum performance or minimum power. The technique was applied on the decoder of the ARM1 register file. Presented research combines a static CMOS logic and a dynamic logic, which has higher speed than the equivalent static family. The validation of the design is made by the SPICE3 simulator (BSIM3 model) considering RC parasitic values of metal wiring. Our results demonstrate the size of the register file decoder and behavior of the dynamic matrix.
Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.
Le contrôle bibliographique ouvert
DOI retrouvé dans Crossref DOI retrouvé ; titre concordant.
- Titre Crossref
- Decoder with the dynamic CMOS matrix
- Date Crossref
- 01/11/2013
- Éditeur
- IEEE
- Type
- proceedings-article
Ce recoupement confirme des métadonnées liées au DOI. Il ne confirme ni la méthode ni les conclusions de l’étude, et il ne compte pas comme une seconde source scientifique indépendante.
Où se fait cette recherche
-
University of West Bohemia in Pilsen pays non établi dans la noticeUniversité ou école supérieure
-
Faculty of Electrical Engineering pays non établi dans la noticeUniversité ou école supérieure
-
Fac. of Electr. Eng. pays non établi dans la noticeInstitution
University of West Bohemia in Pilsen, Faculty of Electrical Engineering et Fac. of Electr. Eng..
Une affiliation ne permet pas de déduire la nationalité d’un auteur.