2009 conference-paper

Multi-stacked 1G cell/layer Pipe-shaped BiCS Flash Memory

Takashi Maeda, Kiyotaro Itagaki, Tomoo Hishida, Ryota Katsumata, Masaru Kito, Yoshiaki Fukuzumi, M. Kido, Hiroyasu Tanaka, Yosuke Komori, Megumi Ishiduki, Junya Matsunami, Tomoko Fujiwara, Hideaki Aochi, Yoshihisa Iwata, Yohji Watanabe

22Citations signalées, ce qui n’est pas une note de qualité
1Institutions déclarées
1Pays d’affiliation déclarés

Rattachement africain : jp. Niveau de preuve : code pays fourni par la source.

Le résumé fourni par la source

A three-dimensional 16 stacked 1G cell/layer Pipe-shaped Bit-Cost Scalable (P-BiCS) flash memory test chip with 60nm technology has been developed. The effective 1-bit cell size is 0.00082 um2. This paper describes the branched control gate configuration and the new erase operation which are suitable for P-BiCS flash memory. P-BiCS flash memory is one of the most promising candidates for realizing the future T-bit storage device.

Ce résumé expose les affirmations des auteurs. BNTIC ne l’interprète pas comme une validation indépendante des résultats.

Le contrôle bibliographique ouvert

Aucun DOI disponible pour le contrôle Crossref.

Où se fait cette recherche

  • Toshiba (Japan) pays non établi dans la notice
    Entreprise
  • Semiconductor Company Toshiba Corporation pays non établi dans la notice
    Entreprise

Toshiba (Japan) et Toshiba Corporation — Semiconductor Company.

Une affiliation ne permet pas de déduire la nationalité d’un auteur.

Les sujets associés

Advanced Data Storage TechnologiesSemiconductor materials and devicesInterconnection Networks and Systems
Consulter la publication primaire

BNTIC News n’est pas le producteur de ces données. Les publications sont interrogées à la demande dans Crossref, OpenAIRE, DOAJ, Europe PMC, HAL, DataCite, AfricArXiv, ROR et la Banque mondiale, sans clé d’accès. OpenAlex reste optionnel. Aucun service payant n’est nécessaire et aucune donnée externe n’est enregistrée en base. Consulter les sources et leurs limites.